Ecole ESEO  Groupe ESSCA  Groupe ESA   

                                              

 


Management, Commerce, Gestion


Electronique, Informatique


Viticulture
Agriculture & Environnement

 

                       Plan d'accès des écoles

   

Ingénieurs ou techniciens concernés par la logique, souhaitant

développer un circuit programmable, FPGA ou ASIC.

Ingénieurs ou techniciens concernés par la logique, souhaitant

développer un circuit programmable, FPGA ou ASIC.

Ingénieurs ou techniciens concernés par la logique, souhaitant

développer un circuit programmable, FPGA ou ASIC.

 
 
 Initiation au langage VHDL

 

Public

Ingénieurs ou techniciens concernés par la logique, souhaitant développer un circuit programmable, FPGA ou ASIC.

Objectifs

Acquérir les connaissances théoriques et pratiques suffisantes pour se lancer dans l'utilisation du langage VHDL.

Programme pédagogique

  • Conception synchrone

  • Le langage VHDL (cours et TPs)

- Introduction
- Bases du VHDL
- Les déclarations
- Les instructions
- VHDL en conception synchrone
- Conception modulaire
- Simulation en VHDL

  •  Applications pratiques sur carte Xilinx Spartan

 

Responsable pédagogique

Richard PERDRIAU, enseignant-chercheur à l'SEO

 

 

 

 
 

Durée
3 jours

Dates & Lieu
 En sur-mesure

Tarif

Selon devis

Informations et inscriptions

Nathalie NORI
02 41 73 57 39
Nathalie.Nori@essca.fr

 
 

haut de page