Le langage VHDL-AMS, extension de VHDL pour l’analogique et le multi-technologique, prend une part de plus en plus importante parmi les langages de spécification et de modélisation. Il devient ainsi actuellement l’un des outils de base de l’électronicien.
 

Public

Ingénieurs et techniciens souhaitant se familiariser avec la modélisation et la simulation de systèmes analogiques ou mixtes.

Objectifs

• Mieux connaître VHDL AMS afin d'envisager son utilisation dans la modélisation et simulation des systèmes mixtes (analogiques et numériques).

• Écrire des modèles VHDL-AMS simples

• Utiliser efficacement un outil de simulation basé sur VHDL-AMS.

Modalités pédagogiques

Ce séminaire comprend une journée de cours théoriques et une journée de travaux pratiques sur des exemples industriels. Un cas d’étude peut être fourni le cas échéant par le stagiaire (au moins 1 mois à l’avance) et sa traduction en VHDL-AMS abordée pendant la formation sur une journée supplémentaire.

Les travaux pratiques seront dispensés à l’aide des logiciels ADVance-MS^© et SystemVision^© (Mentor Graphics^©).

Responsable pédagogique : Richard PERDRIAU
Richard PERDRIAU, ingénieur ESEO, docteur en sciences appliquées de l’Université Catholique de Louvain (Belgique), est enseignant-chercheur à l’ESEO.Dans le cadre de sa thèse, il a utilisé le langage VHDL-AMS pour la modélisation de l’émission conduite dans les circuits intégrés.